

1. 解釋名詞：(每小題2分,總計12分)
(a) nonvolatile memory, (b) transparent DMA,
(c) full-duplex communication system, (d) big Endian addressing,
(e) vector interrupt, (f) pipeline computer.
2. 說明快取記憶體(cache memory)常用的區段置換(block replacement)策略。(10分)
3. (a) 何謂記憶體映射式輸入/輸出(memory mapped I/O)?其優點如何?(5分)
(b) 一個工作負荷需花50秒執行,其中中央處理單元(CPU)忙碌30秒
而輸入/輸出設施也忙碌30秒;現在若使用一個快四倍的中央處
理單元,則該工作負荷需花多少時間執行?(7分)
4. 就精簡指令集計算機(RISC)回答下列問題:
(a) 比較精簡指令集計算機與傳統的複雜指令集計算機(CISC)的差異 (6分)
(b) 何謂延遲載入(delayed load)? (6分)
5. 有一個磁碟系統,其相關參數為:平均尋找時間(seek time):40ms,
傳輸速率(transfer rate):1MB/sec,控制器存取花費(controller
access overhead):5ms,磁碟機轉速:3600 RPM.試求從此磁碟機
讀取512個位元組資料的平均時間為多少?(8分)
6. 設計一個時脈式串列同位檢測器(clocked serial parity detector):
電路規格:在一條串列輸入線(serial input line)上,每三個連續輸入
的clocked bits構成一群,且各群不重疊(overlap).若某一群有奇數個
1,則在輸出線上輸出一個clock period長的1信號,顯示該群的同位狀況.
(a) 繪出電路的state transition diagram. (10分)
(b) 以J-K flip-flop為基本元件實現本電路. (9分)
7. (a) 說明TTL邏輯族的基本邏輯閘(logical gate)結構. (5分)
(b) 說明CMOS邏輯族的基本邏輯閘結構. (5分)
(c) 比較TTL與CMOS在特性上的差異. (5分)
8. 設計一個採用BCD碼的十進位數加法器;該加法器並可串接執行多位數加法. (12分)