

1. 解釋名詞：(每小題2分，總計12分)  
(a) superscalar processor (b) translation look-aside buffer,  
(c) data alignment, (d) FPGA, (e) open-collector driver,  
(f) Amdahl's Law.
2. 就計算機效能 (performance)回答下列問題：  
(a) 定義 MIPS 及 MFLOPS 兩種效能尺度的計算公式。(4分)  
(b) 說明 MIPS 及 MFLOPS 在量測計算機效能時所可能造成的謬誤。(4分)  
(c) 試自行定義一個理想的計算機效能量測準據，並闡述其理由。(4分)
3. 就記憶體部分回答下列問題：  
(a) DRAM 需被定期 refresh 的原因為何？(3分)  
(b) 使用 memory interleaving 技巧的目的為何？(至少列出3個) (6分)  
(c) 何謂 page fault？如何降低 page fault 的產生頻率？(5分)
4. 就串列資料傳輸 (serial data communication)回答下列有關問題：  
(2) 比較非同步傳輸 (asynchronous communication) 與同步 (synchronous) 傳輸的優缺點。(5分)  
(4) 說明 SDLC 協定 (protocol) 的框架格式 (frame format)。(5分)
5. 就處理器插斷機制 (interrupt mechanism)回答下列有關問題：  
(1) 依插斷向量取得方式分類，處理器插斷機制可分成那幾類？(4分)  
(2) 決定插斷優先 (priority) 順序的方式通常有那幾種？(4分)  
(3) 在管線型處理器 (pipelined processor) 內處理插斷的困難為何？如何解決？(4分)
6. 一個 order N 的平行計數器具有  $2^N$  個輸入  $y_0, y_1, \dots, y_{2^N-1}$  及 N 個輸出  $x_0, x_1, \dots, x_{N-1}$ ，並滿足下列公式：  
$$\sum_{j=0}^{N-1} x_j 2^j = \sum_{i=0}^{2^N-1} y_i$$

試用兩個 order N 平行計數器及 full-adders 去建構一個 order (N+1) 的平行計數器。(10分)
7. 設計一個 Intel 8086 CPU 的 wait state generator 電路，使得 CPU 在讀寫資料至 I/O 設施時擁有兩個 wait states，自 ROM 讀資料時擁有零個 wait state (ROM 位址在 80000H 至 FFFFFH)，自 RAM 讀寫資料時擁有一個 wait state (RAM 位址在 00000H 至 7FFFFH)。  
(a) 繪出電路，(9分)  
(b) 繪出 timing diagram。(6分)
8. 試設計一個同步順序電路使其具有下述行為：若其輸入為 1 且前兩個 (恰好兩個) 輸入為 0，則輸出為 1。  
(a) 繪出狀態圖 (state diagram)，(6分)  
(b) 利用 JK 正反器為記憶元件設計出最低成本電路。(9分)