

1. 解釋名詞: (每小題 2 分)
 - (a) cache coherency, (b) pipeline stalls, (c) dynamic bus sizing,
 - (d) auto-vectorized interrupt, (e) VHDL, (f) self-timed circuit.
2. 試設計一個 two-way word-interleaved memory system. 說明設計理念, 動作原理, 及繪出 functional block diagram, 並標示重要信號。(註:可以根據任一你所熟悉的 CPU 進行設計) (13 分)
3. 試設計一個可執行 2's complement division 動作的數位電路. (13 分)
4. (a) 當輸入或輸出資料速率大於系統運算速度時, 有那些電路設計技巧可以克服此問題? (5 分)
(b) 欲改善數位系統的 throughput, 有那些電路設計技巧可以實現? (5 分)
5. (a) 試列舉三個你所知道的 backplane (system) bus standards. (6 分)
(b) 試列舉三個你所知道的 I/O bus standards. (6 分)
6. (a) massively parallel processors (MPP) 系統曾一度受到重視, 你認為此類系統的技術瓶頸有那些? (5 分)
(b) network based multicomputer systems 正逐漸取代傳統高效能的 minicomputers, mainframes, 乃至於 supercomputers 所扮演的重要角色. 試從技術層面剖析此趨勢. (6 分)
7. 利用 JK flip-flops 設計一個滿足下列 state equations 的順序電路:
 $A(t+1) = xAB + y\bar{A}C + xy$
 $B(t+1) = xAC + \bar{y}B\bar{C}$
 $C(t+1) = \bar{x}B + y\bar{A}\bar{B}$ (14 分)
8. (a) 舉出一個採用 paged logical address space 的 microprocessor, 並說明其 logical-to-physical address mapping mechanism. (7 分).
(b) 舉出一個採用 segmented logical address space 的 microprocessor, 並說明其 logical-to-physical address mapping mechanism. (8 分)